Vai alla navigazione principale
Vai al contenuto principale
Vai alla ricerca principale

Sant'Anna - Scuola Universitaria Superiore Pisa

Inizio contenuto principale del sito

Professore Ordinario

Istituto di Telecomunicazioni, Informatica e Fotonica

Giorgio Carlo Buttazzo

Pubblicazioni

Aromolo, F.; Biondi, A.; Nelissen, G.; Buttazzo, G.

Event-driven delay-induced tasks: Model, analysis, and applications Open new browser tab

(2021)
Casini, Daniel; Biondi, Alessandro; Cicero, Giorgiomaria; Buttazzo, Giorgio

Latency Analysis of I/O Virtualization Techniques in Hypervisor-Based Real-Time Systems Open new browser tab

(2021)
Biondi, A.; Casini, D.; Cicero, G.; Borgioli, N.; Buttazzo, G.; Patti, G.; Leonardi, L.; Bello, L. L.; Solieri, M.; Burgio, P.; Olmedo, I. S.; Ruocco, A.; Palazzi, L.; Bertogna, M.; Cilardo, A.; Mazzocca, N.; Mazzeo, A.

SPHERE: A Multi-SoC Architecture for Next-Generation Cyber-Physical Systems Based on Heterogeneous Platforms Open new browser tab

(2021)
Nesti, Federico; Biondi, Alessandro; Buttazzo, Giorgio

Detecting Adversarial Examples by Input Transformations, Defense Perturbations, and Voting Open new browser tab

(2021)
Seyoum, Biruk; Pagani, Marco; Biondi, Alessandro; Buttazzo, Giorgio

Automating the design flow under dynamic partial reconfiguration for hardware-software co-design in FPGA SoC Open new browser tab

(2021)
Belluardo, L.; Stevanato, A.; Casini, D.; Cicero, G.; Biondi, A.; Buttazzo, G.

A Multi-Domain Software Architecture for Safe and Secure Autonomous Driving Open new browser tab

(2021)
Casini, D.; Biondi, A.; Buttazzo, G.

Timing isolation and improved scheduling of deep neural networks for real-time systems Open new browser tab

(2020)
Casini, D.; Pazzaglia, P.; Biondi, A.; Di Natale, M.; Buttazzo, G.

Predictable Memory-CPU Co-Scheduling with Support for Latency-Sensitive Tasks Open new browser tab

(2020)
Restuccia, Francesco; Biondi, Alessandro; Marinoni, Mauro; Buttazzo, Giorgio

Safely Preventing Unbounded Delays During Bus Transactions in FPGA-based SoC Open new browser tab

(2020)
Restuccia, F.; Pagani, M.; Biondi, A.; Marinoni, M.; Buttazzo, G.

Modeling and analysis of bus contention for hardware accelerators in FPGA SoCs Open new browser tab

(2020)